모집 요강
업무 상세
SoC Digital Design(RTL)
ㆍVerilog-HDL을 활용한 디지털 회로(RTL) 설계
ㆍVerilog 테스트 벤치 및 C 코드를 사용한 시뮬레이션
ㆍSoC Top integration / verification
ㆍSoC Top design / verification (IO muxing, clk & reset tree, 테스트 모드)
ㆍ서브 시스템 integration / verification
ㆍSoC (Digital) Design Flow (lint, synthesis, lec, STA)
채용구분
인턴 3개월
채용규모
0개월
필요역량
신입
우대사항
- Verilog-HDL에 대한 이해 및 경험
업무용 프로그램/언어/툴
ㆍVerilog-HDL
ㆍVerilog 테스트 벤치 및 C 코드
해당 직무 사수 유무
있음
요약
채용 정보 | |
---|---|
찾고 있는 업무 | 웹 백엔드 |
채용 형태 | 신입 |
채용 마감일 | 2022-11-15 |
연봉 정보 | 4000만원 ~ 4000만원 |
특이사항 |