모집 요강
주요 업무
- 혼성 신호 제품의 AFE(Analog Frond End) 회로 설계
- 혼성 신호 제품의 디지털 회로(Control Logic) 설계
필요 역량
- 반도체 소자, CMOS 공정에 대한 이해
-아날로그 기본 회로 및 CMOS OP Amp, ADC, DAC, PLL 등에 대한 이해
- 회로 Simulation을 위한 기본 지식 필요
- Combinational Logic 및 Sequential Logic 설계, Verilog HDL에 대한 기본 지식
우대 사항
- 석사 우대, 4년제 전자공학 졸업자 우대
업무용 프로그램/언어/툴
Cadence / synopsys tool
요약
채용 정보 | |
---|---|
찾고 있는 업무 | 웹 백엔드 |
채용 형태 | 신입 |
채용 마감일 | 2022-11-15 |
연봉 정보 | 4000만원 ~ 4400만원 |
특이사항 |