모집 요강
주요 업무
- 터치콘트롤러 SoC의 Analog Layout
Analog layout : touch AFE(Analog Front End), bias, IO, ESD, high voltage blocks like charge pump 등을 위한 회로 설계 엔지니어와의 협업
- IC Top Layout로 구성된 mixed mode SoC의 Top layout
Digital PnR Block을 Integration하기 위해 디지털 PnR 엔지니어와의 협업
필요 역량
- Analog IC Layout 컨셉에 대한 지식과 이해
- Cadence Virtuoso Layout tools에 대한 경험
- Calibre등의 검증 Tool을 이용한 DRC/LVS 경험
우대 사항
- 본인이 Layout 진행한 IC의 대량 양산 경험
- Skill/Perl 등과 같은 스크립트 사용능력
요약
| 채용 정보 | |
|---|---|
| 찾고 있는 업무 | 기타 |
| 채용 형태 | 신입/경력 |
| 채용 마감일 | 2022-11-15 |
| 연봉 정보 | 면접 후 결정 |
| 특이사항 | |
